실리콘랩스, 광범위한 56G/112G SerDes 클럭 제품군 제공

[테크월드=신동윤 기자] 실리콘랩스(Silicon Labs)는56G PAM-4(Four-level Pulse-Amplitude Modulation) SerDes와 새롭게 떠오르는 112G 시리얼 애플리케이션의 고성능 클럭 요건을 충족하기 위해 자사의 타이밍 제품군을 확장한다고 밝혔다. 이번 제품군 확장으로, 실리콘랩스는 100/200/400/600G 설계용으로 100fs 미만의 레퍼런스 클럭 지터 요건을 여유 있게 만족하는 클럭 발생기와 지터 감쇠 클럭, VCXO(Voltage-Controlled Crystal Oscillator), XO 제품에 대한 방대한 선택권을 제공할 수 있게 됐다.

브로드컴, 인파이, 인텔, MACOM, 마벨, 미디어텍, 자일링스를 포함한 선도적인 스위치 SoC와 PHY, FPGA, ASIC 반도체 제조회사들은 보다 큰 대역폭의 100G+ 이더넷과 광 네트워크 설계를 지원하기 위해 56G PAM-4 SerDes 기술로 옮겨가는 추세다. 이제 실리콘랩스는 56G 설계를 위한 SerDes, CPU, 시스템 클럭을 단일 디바이스에 집적한 완벽한 통합 IC 솔루션을 공급할 수 있게 됐다.

56G 애플리케이션에서, 하드웨어 개발자는 충분한 마진을 확보하고 제품 개발의 위험부담을 없애기 위해 100fs 미만의 RMS 위상 지터 성능을 보장하는 완벽한 클럭 트리 솔루션을 요구하곤 한다. 실리콘랩스의 새로운 클럭과 오실레이터 제품들은 오늘날의 이처럼 까다로운 56G SerDes 요건뿐 아니라, 미래의 데이터센터나 통신 애플리케이션을 위해 새롭게 부상하는 112G 시리얼 SerDes 설계 요건들까지 충족한다.

실리콘랩스의 Si5391은 업계에서 지터가 가장 낮은 임의 주파수 클럭 발생기이다. 200/400/600G 설계에 필요한 모든 클럭 주파수를 단일 IC를 통해 제공하면서, 동시에 56G SerDes 레퍼런스 클럭을 위해 100fs 미만 RMS 위상 지터 성능을 제공한다. 최대 12개의 차동 출력을 제공하는 Si5391 클럭은 A/B/C/D 등급의 유연한 주파수 옵션 구성을 통해 제공한다. 정밀 교정 P 등급 옵션은 56G SerDes 설계에 필요한 기본 주파수를 위해 RMS 위상 지터 성능이 69fs(typ) 사양에 최적화됐다. Si5391은 모든 출력 주파수를 동일한 하나의 IC에서 합성할 수 있을 뿐 아니라 56G PAM-4 레퍼런스 클럭 지터 요건을 충분한 마진을 갖고 충족하도록 설계된 ‘클럭 트리 온 칩’ 솔루션이다.

새로운 Si56x Ultra Series VCXO/XO 제품군은 초저지터 특성의 오실레이터를 필요로 하는 차세대 고성능 타이밍 애플리케이션에 이상적이다. Si56x VCXO/XO 제품들은 최대 3GHz 범위 내의 어떠한 주파수이든 맞춤화 할 수 있으며, 실리콘랩스의 이전 세대 VCXO 제품 대비 2배의 동작 주파수와 1/2 수준의 지터 특성을 나타낸다. Si56x 오실레이터 제품들은 업계 표준 5x7mm 와 3.2x5mm 패키지의 싱글, 듀얼, 쿼드, I2C 프로그래머블 옵션으로 제공되며, 기존 XO, VCXO, VCSO 제품들과 드롭-인 방식으로 호환된다.