[TECH REPORT] 플러그 앤 플레이 방식을 활용한 오디오 음질 개선 방안

[아나로그 디바이스=매트 펠더(Matt Felder) 엔지니어] 플러그 앤 플레이 방식의 Class D 증폭기를 활용하면 통상적인 I2C 프로그래밍, 저 지터 샘플 클럭, 로직 레벨 시프터, 신중한 보드 설계, EMI 필터링이 필요 없어 시스템 설계를 간소화할 수 있다.

새로운 세대의 플러그 앤 플레이 디지털 입력 Class D 오디오 증폭기 제품은 기존의 아날로그 Class D 증폭기에 비해 월등한 오디오 성능을 달성한다. 그러면서도 전력 소모, 설계 복잡성, 잡음, 시스템 비용 절감이라는 추가적인 이점을 제공한다.

전자기기 제조사들은 스마트폰, 태블릿 컴퓨터, 홈 모니터링 장치, 스마트 스피커에 사용되는 오디오 스피커의 전력 요건을 관리하기 위해 흔히 고효율 무-필터 아날로그 입력 Class D 증폭기를 사용한다. 이러한 Class D 증폭기는 배터리에 곧바로 연결할 수 있으므로 손실을 최소화하고 부품 수를 줄일 수 있다. 이들 제품은 80dB 이상의 PSRR 성능을 달성하는데, 이는 217Hz 복조 GSM 신호를 사용할 때 윙윙거리는 가청 잡음을 피하기 위해서 중요하다.

일반적으로 아날로그 입력 Class D 증폭기는 애플리케이션 프로세서 상에서 DAC와 라인 드라이버 증폭기를 필요로 하는데, 다이 비용, 전력 소모, 그리고 스피커 출력에 대한 잡음을 늘린다. 또한 이들 제품은 아날로그 보드 배선에 대한 신호들의 결합으로 인해 발생하는 성능 저하를 막기 위해 신중한 보드 설계를 필요로 한다.

디지털 입력 Class D 오디오 증폭기는 보드 설계와 관련한 대부분의 문제들을 피할 수 있다. 보드 상에 단일 채널 Class D 증폭기를 사용하면 고전류 배터리 및 스피커 부하 배선을 최소화할 수 있다. 이러한 증폭기는 아날로그 입력 Class D 설계에서 요구되는 DAC와 라인 드라이버 증폭기를 필요로 하지 않는다. 시스템 공간과 비용을 낮추고 설계를 간소화할 수 있게 한다.

◆ 시스템 설계 간소화

대부분의 디지털 입력 증폭기는 PCM (pulse-cod emodulated) 또는 I2S 데이터를 취하는데, 이를 위해서는 BCLK, LRCLK, DIN의 3개 와이어가 필요하다. PCM 데이터 형 식은 애플리케이션 프로세서 상에 변조기나 데이터 업샘플링을 필요로 하지 않는다. 예전의 일부 PCM 입력 증폭기는 무-지터 샘플링 클럭을 도출하기 위해서 깨끗한 마스터 클럭(MCLK)을 필요로 했다. 이에 반해 MAX98357, MAX98360, MAX98365 같은 최신 PCM 입력 증폭기 제품은 더 이상 MCLK 입력을 필요로 하지 않기 때문에 핀 수, 전력 소모, 보드 복잡성을 모두 낮출 수 있다.

예전의 디지털 입력 증폭기들은 샘플 레이트와 비트 깊이 조절 기능을 제공했는데, 경우에 따라 이들은 증폭기에 복잡한 프로그래밍이 필요했다. 새로운 세대의 디지털 입력 증폭기 제품들은 어떠한 프로그래밍 작업 없이 자체 구성할 수 있도록 광범위한 샘플 속도와 비트 깊이를 자동으로 감지한다.

◆ 다채널 구현의 경우, 이들 디지털 입력

Class D 오디오 증폭기 제품은 보드 상에서 외부 커패시터 수와 배선 라인을 줄인다. 스테레오 또는 8채널 TDM 데이터를 제공하기 위해서 PCM 입력에 BCLK,LRCLK, DIN 라인만을 필요로 한다. 이에 비해 스테레오 아날로그 입력 Class D 증폭기는 AC 결합 커패시터를 사용해서 2개의 차동 입력 신호(4개 와이어)를 배선해야 한다. 대부분의 디지털 입력 증폭기는 낮은 디지털 전원 전압(1.8V)과 높은 스피커 전원 전압(2.5~5.5V)을 필요로 한다. 최근에는 MAX98357과 MAX98360 같은 단일 전원 Class D 증폭기를 사용함으로써 보드 설계를 간소화하고 부품 수를 줄일 수 있게 됐다. MAX98365는 단일 3.0~5.5V 전원으로 동작하거나, 1.8~5.5V 전원과 3.0~14.0V의 또 다른 전원을 사용해서 동작할 수 있다. 디지털 입력 로직 전압은 이들 부품의 전원 전압과 별개이다. 입력 로직은 1.2V부터 5.5V 사이의 어느 것이라도 될 수 있어 로직 레벨 시프터를 사용할 필요가 없다.

◆ 지터 허용오차와 클럭 생성

디지털 입력 Class D 오디오 증폭기는 클럭 지터와 관련해서 새로운 과제를 제시한다. 우수한 오디오 품질을 달성하기 위해서 대부분의 디지털 입력 증폭기는 BCLK와 MCLK에 꽤 낮은 수준의 지터를 요구한다. 흔히 지터 허용오차는 데이터 시트에 표기되지 않는다. 데이터 시트에 표기되는 경우, 통상적인 규격은 200ps 이하의 rms 지터이다. 클럭 지터가 높으면 통상적으로 증폭기의 동적 범위나 풀스케일 THD+N 성능을 저하시킨다.

많은 시스템에서 애플리케이션 프로세서의 레퍼런스 오실레이터는 BCLK의 간단한 배수가 아니어서, 증폭기로 저 지터 클럭을 제공하기가 쉽지 않다. 예를 들어 GSM 단말기에서는 13MHz가 주로 사용되는 크리스털 주파수이고, 비디오 솔루션에서는 주로 27MHz를 사용한다. 두 레퍼런스 주파수 모두 44.1kSPS나 48kSPS 오디오 샘플 레이트의 배수가 아니다.

이들 시스템은 오디오를 위한 클럭을 생성하기 위해서 복잡한 분수-N PLL을 구현해야 한다. 경우에 따라서는 별도의 오디오 레퍼런스 오실레이터가 필요할 수도 있는데, 복잡성과 BOM(bill of materials)은 더욱 늘어난다. 

대안은 오디오 성능을 저하시키지 않으면서 높은 클럭 지터를 허용할 수 있는 디지털 입력 증폭기를 사용하는 것이다. 이러한 증폭기를 사용함으로써 시스템 복잡성을 낮출 수 있다. 가장 간단하게는 사이클 스킵핑 클럭을 사용해서 BCLK를 생성할 수 있다. 하지만 터무니없이 높은 지터를 발생할 수 있다. 일례로 13MHz 레퍼런스 클럭을 사이클 스킵핑 해서 6.144MHz BCLK(48 kSPS×128 OSR)를 발생하면, 피크 지터는 38.4ns이고 rms 지터는 22.2ns이다. 이는 대부분의 DAC가 허용할 수 있는 것보다 20 배 정도 더 높다.

새로운 Class D 오디오 증폭기 제품들은 같은 수준의 클럭 지터로도 103dB 이상의 동적 범위 성능을 달성한다. 애플리케이션 프로세서상에 적은 수의 디지털 게이트를 사용해서 사이클 스킵핑 클럭을 발생할 수 있다. 이들 제품은 PLL 솔루션과 같이 오실레이터나 루프 필터를 필요로 하지 않는다.

◆ 지터 허용오차 테스트 결과

테스트 결과를 보면, 사이클 스킵핑 클럭을 사용하더라도 MAX98357, MAX98360, MAX98365의 동적 범위가 저하되지 않는 것을 알 수 있다. 이들 부품은 지터를 포함하는 클럭을 사용해서 120dB DAC보다 20dB 이상 더 우수하다.

디지털 입력 무-필터 Class D 오디오 증폭기는 I2C, MCLK, 레벨 시프팅, EMI 필터링을 필요로 하지 않으므로 보드 차원의 구현을 간소화한다. 그러면서도 높은 효율, 낮은 EMI, 높은 출력 전력을 제공한다. MAX98357과 MAX98360은 WLP 또는 QFN 패키지로 제공되며 3.2W 출력 전력을 생성할 수 있다. MAX98365는 WLP 패키지로 제공되며 17.6W 출력 전력을 발생할 수 있다.